[新聞] 谷歌棄台積電CoWoS?傳下一代TPU改採英
文章標題 請使用 原新聞標題 勿刪減或自創標題,違者4-1處分
原文標題: 請勿刪減或自創標題,違者4-1處分,此行請刪除
谷歌棄台積電CoWoS?傳下一代TPU改採英特爾EMIB-T封裝
原文連結: 網址超過一行,請用縮網址,連結不能點擊者板規 1-2-2 處分。
https://www.ctee.com.tw/news/20260702700699-430704
發布時間: 請勿張貼超過3天新聞
2026.07.02 09:55
記者署名:
方明
原文內容:
AI晶片封裝市場恐迎來重大變化,根據知名半導體研究機構SemiAnalysis最新消息,谷歌(
Google)下一代代號Humufish的TPU將不再採用台積電廣泛使用的CoWoS先進封裝,而是轉向
英特爾最新的EMIB-T封裝技術。若消息屬實,將是AI時代首次有旗艦級AI晶片從CoWoS體系
轉向其他封裝方案,也讓先進封裝競爭正式進入新階段。
目前台積電CoWoS已成為AI GPU與AI加速器的主流封裝標準,包括輝達、超微及多家雲端服
務供應商皆高度依賴CoWoS產能,然而,SemiAnalysis在X平台稱,谷歌下一代TPU Humufish
將改採英特爾EMIB-T,而非CoWoS。顯示大型雲端業者正尋求突破單一供應鏈限制,為AI晶
片建立第二套先進封裝來源。
CoWoS採用大型矽中介層(Interposer),將所有晶粒整合於同一塊矽基板上,再與HBM記憶
體連接;EMIB(Embedded Multi-die Interconnect Bridge)則將小型矽橋直接嵌入有機基
板,只在需要高速互連的位置建立連接,不必使用整片大型中介層。
SemiAnalysis指出,CoWoS的矽中介層必須透過光刻製程製造,因此尺寸受到光罩限制,單
片CoWoS-S最大約為光罩尺寸的3.3倍,也是台積電近年積極發展CoWoS-L的重要原因;相較
之下,EMIB並不受光罩尺寸限制,具有更好的擴展能力,未來可支援更大型AI晶片設計。
由於EMIB僅需使用少量矽橋,而非整片大型中介層,因此可大幅降低矽材料消耗,提高晶圓
利用率,SemiAnalysis形容,大型矽中介層如同從圓形麵團切出巨大方形餅乾,邊角料浪費
相當驚人,尺寸越大良率越低;反觀EMIB使用的小型矽橋可密集排列,大幅減少材料浪費,
也使封裝成本更具競爭力。
此次Humufish採用的並非一般EMIB,而是最新一代 EMIB-T 技術,其中「T」代表矽通孔(T
SV),相較於傳統EMIB必須讓電力繞過矽橋、經由基板供電,EMIB-T可透過TSV直接將電力
垂直送入晶片,同時加入更多電容與接地層,改善供電品質與訊號完整性,更適合支援下一
代HBM高頻寬記憶體及更高速的晶片互連架構。
不過,SemiAnalysis也提醒,EMIB-T雖然技術潛力突出,但目前仍屬於新一代封裝方案,一
般EMIB已量產多年,但EMIB-T加入TSV後,矽橋製造與封裝整合難度明顯提升,未來能否順
利放大量產、維持高良率,仍是英特爾最大的挑戰。
分析認為,若英特爾能順利提升EMIB-T良率與產能,不僅有望打破台積電CoWoS在AI封裝市
場的主導地位,也將讓大型雲端服務商取得第二家高階封裝供應來源,降低供應鏈風險;反
之,若量產進度延誤,谷歌仍可能回頭採用目前產能仍相當吃緊的CoWoS方案。
心得/評論:
每家都傳下一代就要用Intel
結果都還是繼續用台積電
.
慣例的Intel炒股新聞 繼續加碼GG
※必須填寫滿30正體中文字,心得過短或濫竽充數將以板規 1-2-3 處分
--
免責聲明: 本文內容擷取自 PTT Stock 板爆文,推文版權歸原作者所有。本站僅進行自動化整理與情緒標記,不代表任何投資建議。投資前請審慎評估,並自負風險。
鄉民討論